各人听说过 IEDM 吗？？？？？？？
不瞒各人说 ，，，，，，，直到前两天我收到了一封广告邮件之后 ，，，，，，，才知道美国在每年的 12 月还会举行这么一个行业峰会。。。。。。。。。。。。。。。。。。
简朴来说 ，，，，，，，IEDM （ 国际电子器件大会 ，，，，，，， International Electron Devices Meeting ） ，，，，，，，被誉为半导体领域的 “ 奥林匹克盛会 ” ，，，，，，，会搜集业界巨头（ 英特尔、台积电、三星、IBM 等 ）和各大顶尖高校 ，，，，，，，坐在一起头脑风暴。。。。。。
详细都风暴些啥呢？？？？？？？从晶体管结构、到互连质料 ，，，，，，，业界巨头和学者们一直抛出新的思绪 ，，，，，，，实验挑战物理的极限 ，，，，，，，配合指明未来半导体行业的生长偏向。。。。。。
也就是说 ，，，，，，，芯片未来怎么生长 ，，，，，，，很洪流平上都得看这个会上都聊了啥。。。。。。
既然突然撞见了 ，，，，，，，那托尼今天就带各人理理最近的 IEDM 2025 上都有哪些新偏向 ，，，，，，，给各人聊聊芯片未来会怎么进化。。。。。。
首先 ，，，，，，，最近两年在 IEDM 上被重复提及的一个议题是 ，，，，，，，芯片里头的导体：铜要顶不住了。。。。。。
我们初中物理课上都学过 ，，，，，，，在质料、长度和温度一准时 ，，，，，，，导线的电阻与横截面积成反比 ，，，，，，，简朴来说就是导线越细 ，，，，，，，电阻越大。。。。。。
照旧用经典的高速公路例子给各人诠释 ，，，，，，，原本宽阔（ 导线粗 ）的路上六七辆车（ 电子 ） 随便跑 ，，，，，，，但一旦路变窄（ 导线细 ）了 ，，，，，，，车（ 电子 ） 就跑不动了。。。。。。
以是芯片铜互连质料也是云云 ，，，，，，，制程越先进电阻越高 ，，，，，，，并且铜到了纳米级别之后 ，，，，，，，电子在狭窄的空间里动不动就会撞到界线、拐弯、减速 ，，，，，，，电阻会上升得比想象中快得多。。。。。。
这样一来信号传输慢如蜗牛 ，，，，，，，功耗还会爆炸。。。。。。
于是乎 ，，，，，，，在近几年的 IEDM 大会上 ，，，，，，，电子行业的大佬们已经最先讨论用钌金属 （ Ru ） 去取代现有的铜作为互连质料 ，，，，，，，而这回各人又围绕着钌金属提出了许多新的路子。。。。。。
钌单质长这样
先给各人诠释一下 ，，，，，，，为啥各人都看上了钌金属呢？？？？？？？首先是由于在极细的线宽下 ，，，，，，，钌的电阻对 “ 变细 ” 这件事儿没那么敏感 ，，，，，，，比铜更适合做细。。。。。。
其次是 ，，，，，，，钌特殊适合一种叫 ALD（ 原子层沉积 ） 的工艺。。。。。。和古板铜互连靠 “ 往里灌再刮平 ” 的电镀工艺差别 ，，，，，，，ALD 工艺是一层一层地贴 ，，，，，，，哪怕导电沟槽极端窄和深 ，，，，，，，也能把钌匀称铺好。。。。。。
最主要的一点是 ，，，，，，，这种工艺还能让钌内部的 “ 晶粒排列 ” 更整齐 ，，，，，，，电子跑起来禁止易被重复打断 ——
就好比把原本坑坑洼洼、岔路许多的土路 ，，，，，，，升级成了平整的柏油路 ，，，，，，，电阻自然也就降下来了。。。。。。
这不在 IEDM 2025 会上 ，，，，，，，来自三星的实验效果批注 ，，，，，，，在横截面积只有 300 nm? 的超细互连线中 ，，，，，，，接纳这种工艺制造的钌线相比溅射工艺的钌线电阻降低了 46%。。。。。。
并且这次 imec （ 比利时微电子研究中心 ） 还展示了在 16 nm 间距下（ 可用于 A7 ，，，，，，，即 0.7 nm 以下工艺 ）实现的两层钌互连结构 ，，，，，，，并在 300 mm 晶圆上取得了 95% 以上的良率 ，，，，，，，这也说明晰钌互联可能真的要来了。。。。。。
解决了互连质料之后就万事大吉了么？？？？？？？nonono ，，，，，，，路修睦了 ，，，，，，， “ 车 ” 也得听指挥才行 ——
各人都知道 ，，，，，，，芯片最底层的逻辑着实就两种状态 —— 通电 ，，，，，，，或者欠亨电。。。。。。
晶体管通过栅极 （ 门 ）来控制电流的开与关 （ 1 和 0 ）。。。。。。但问题是当晶体管小到一定水平的时间 ，，，，，，，电子就最先胡来了 ，，，，，，，即即是门关上了 ，，，，，，，照旧会有电子偷溜已往。。。。。。
电子这样起义的效果是 ，，，，，，，泄电上升、静态功耗飙升、芯片发热变严重 ，，，，，，，为了温度只能降频、限功耗 ，，，，，，，性能提升反倒功耗墙卡住了 ，，，，，，，合着一来二去白忙活。。。。。。
以是说 IEDM 上提到的另一个主要议题 ，，，，，，，就是用二维过渡金属硫化物（ 2D TMDs ）去替换原本硅的沟道质料。。。。。。
托尼给大伙简朴诠释一下：以往的硅沟道 ，，，，，，，由于沟道它较量厚 ，，，，，，，正所谓天高天子远 ，，，，，，，栅极 （ 门 ）从上面指挥 ，，，，，，，远端的路通欠亨它就管不住了 ，，，，，，，这底下就容易泄电。。。。。。
而以硫化钼 MoS?、硒化钨 WSe? 为代表的 2D TMDs 质料 ，，，，，，，厚度只有几层原子厚 ，，，，，，，栅极控制起电子利市拿把掐。。。。。。
不过话说回来 ，，，，，，， 2D TMDs 相比钌互联来讲照旧有点遥远 ，，，，，，，现在更多的照旧在原型研究阶段。。。。。。
由于 2D TMDs 质料的生长工艺容易把栅极搞坏 ，，，，，，，过于薄的质料后续也更容易翘边 ，，，，，，，还得解决低阻接触等等问题 ，，，，，，，后面要大规模量产还得再沉淀沉淀。。。。。。
除了以上这两个较量新颖的知识 ，，，，，，，IEDM 还聊了一些老生常谈的话题 ，，，，，，，好比新的栅极堆叠方法 ，，，，，，，也就是门结构。。。。。。
这个各人可能较量熟悉了 ，，，，，，，已往的十几年里我们从 FinFET （ 鳍式场效应晶体管 ）到 2nm 工艺的主流结构 GAA（ 围绕栅极 ） ，，，，，，，晶体管密度一直提高。。。。。。
但在最近几年的 IEDM 上 ，，，，，，，一个被越来越频仍提起的新偏向就是台积电等巨头重复押注的 CFET（互补场效应晶体管）。。。。。。
相比已往的晶体管密度横向生长、在土地上建平房的方法 ，，，，，，， CFET 的思绪 ，，，，，，，则更像是平地起高楼 ，，，，，，，通过笔直叠加晶体管的方法 ，，，，，，，使用三维空间提高晶体管密度。。。。。。
可是详细的我们今天就不讲了 ，，，，，，，感兴趣的小同伴可以自己搜搜看 ，，，，，，，事实 AI 工具现在都这么好用了 （ doge ）。。。。。。
今儿个虽然给各人絮絮叨叨聊了不少 ，，，，，，，但这些手艺讨论也执偾 IEDM 上的冰山一角。。。。。。。。。。。。。。。。。。
在每年的聚会里 ，，，，，，，有人研究质料 ，，，，，，，有人研究工艺 ，，，，，，，也有人重复推翻自己前面的结论 ，，，，，，，再重新来过。。。。。。每一篇论文背后 ，，，，，，，都有无数次失败、争论和推倒重来 ，，，，，，，凝聚着工程师们的心血。。。。。。
而从更大的视角来看 ，，，，，，，微电子行业自己 ，，，，，，，就是人类一直迫近极限、又一直换路前行的缩影。。。。。。也许大大都名字不会被记着 ，，，，，，，但正是这群人一次次的头脑风暴 ，，，，，，，才让整个天下一点点向前推进。。。。。。
某种意义上 ，，，，，，，这就是属于电子工程师的 “ 群星闪灼时 ” 。。。。。。
撰文：小柳
编辑：米罗 & 面线
美编：子曰
图片、资料泉源：
techovedas.com
FAQware
维基百科
IEDM官网
粤讯
部分图片由AI天生
