IT之家 2 月 21 日消广西西江环保工程有限公司息，，，，，，，，剖析师 @jukan05 今日转发了一份关于英特尔 Panther Lake 的深度手艺剖析报告，，，，，，，，展现了首款基于 Intel 18A 制程工艺的 CPU 产品的要害设计参数。。。。。
这份报告通过对芯片物理实现的详细拆解，，，，，，，，泛起了 18A 工艺在初期量产阶段的真实手艺面目，，，，，，，，同时也勾勒出英特尔未来 14A 工艺的手艺演进路径。。。。。
焦点尺寸与单位设计
Panther Lake 芯片的裸晶圆尺寸（Die size）约为 110mm?，，，，，，，，芯片内所有区域，，，，，，，，包括逻辑芯片和 SRAM 芯片，，，，，，，，均接纳磷七性能（HP）库，，，，，，，，而非通常用于提高密度的高密度（HD）库。。。。。
详细而言，，，，，，，，逻辑芯片部分接纳 G50H180 规格，，，，，，，，SRAM 芯片面积为 0.023μm?，，，，，，，，这与英特尔此前披露的信息一致。。。。。
在金属层间距上，，，，，，，，其最小金属间距（M0）为 36nm。。。。。只管 Intel 18A 宣称可实现 32nm 的 M0 间距，，，，，，，，但这仅适用于 HD 库（对应 H160）。。。。。
与业界常见的 HD / HP 同间距但晶体管数目差别的做法差别，，，，，，，，18A 的 HD 和 HP 库均维持 5 个鳍片，，，，，，，，但 HD 库接纳 32nm 间距，，，，，，，，而 HP 库则为 36nm 间距。。。。。
在金属层方面，，，，，，，，前端（FS）共有 15 层金属层，，，，，，，，后端（BS）共有 6 层金属层，，，，，，，，其中 BM5 层实质上可视为 RDL（重漫衍层）。。。。。
GAA 间距与背面供电的妥协
GAA 全围绕栅极晶体管的间距是权衡工艺先进性的要害指标。。。。。Panther Lake 的逻辑最小栅极间距为 76nm，，，，，，，，而 SRAM 位线间距为 52nm，，，，，，，，两者之间保存显著差别。。。。。这一差别背后则是手艺的现实权衡。。。。。
值得注重的是，，，，，，，，逻辑与 SRAM 均接纳 HP 库，，，，，，，，但两者最小间距差别较大。。。。。现在尚未宣布 GAA 要害尺寸（CD），，，，，，，，因此无法进一步反推出 GAA 间距。。。。。
关于 Power Via 背面供电手艺，，，，，，，，英特尔此前已说明 18A 的 SRAM 并未接纳 Power Via 计划。。。。。18A 的 Power Via 手艺是在 GAA 结构之间插入电源通孔，，，，，，，，将背面供电毗连至前端中段金属层（MEOL）接触层，，，，，，，，并向源极提供电力。。。。。可是，，，，，，，，这要求 GAA 间距必需足够大，，，，，，，，不然 Power Via 无法通过。。。。。
凭证业内普遍认知，，，，，，，，若要在 SRAM 单位中实现 Power Via，，，，，，，，仅插入 NN 间距一项就需将单位高度增添 1.1 倍。。。。。报告指出，，，，，，，，虽然英特尔官方诠释是背面供电对 SRAM 提供的收益不显着，，，，，，，，而基础缘故原由在于手艺限制。。。。。
好新闻是，，，，，，，，这一限制将在 14A 节点获得解决。。。。。14A 将改用 BSCON 手艺，，，，，，，，直接从背面毗连到晶体管的源极端子，，，，，，，，从而挣脱 GAA 间距的约束。。。。。这意味着，，，，，，，，14A 的 SRAM 是具备接纳 Power Via 手艺能力的。。。。。
在质料层面，，，，，，，，18A 的 MEOL（中段制程）接触孔以及 BEOL（后段制程）的 V0/V1 层仍接纳钨，，，，，，，，而非此前听说中的钼。。。。。M0 金属层则接纳铜。。。。。剖析以为，，，，，，，，英特尔妄想在 14A 节点引入钼，，，，，，，，但 14A 的 M0 间距仍然较大，，，，，，，，仅略小于 18A，，，，，，，，因此现在尚无须要接纳钌。。。。。
除此之外，，，，，，，，18A 的 GAA 结构已配备内部距离层（Inner Spacer）。。。。。相比之下，，，，，，，，三星的 SF3 工艺直到 SF2 节点才引入该结构，，，，，，，，这凸显了差别代工厂在手艺成熟度上的差别。。。。。
在产能与良率方面，，，，，，，，报告提到，，，，，，，，Panther Lake 现在仍处于良率爬坡阶段，，，，，，，，且目今产品所有接纳相对更易制造的 HP 库。。。。。剖析以为，，，，，，，，先不思量英特尔允许的 32nm 间距，，，，，，，，仅从目今量产产品来看，，，，，，，，纵然在 36nm 上，，，，，，，，良率稳固仍需一些时日。。。。。
报告提到，，，，，，，，18A 逻辑 GA广西西江环保工程有限公司A 间距达 76nm，，，，，，，，甚至远大于中芯国际 N+3 工艺的 32nm 鳍片间距。。。。。这印证了一个看法：GAA 工艺自己与光刻装备的关联度有限，，，，，，，，甚至在光刻装备受限时，，，，，，，，反而可通过 GAA 来放宽间距要求。。。。。然而，，，，，，，，即便拥有这种便当，，，，，，，，英特尔要想实现稳固的量产工艺仍非易事。。。。。半导体的难度远不止于光刻机，，，，，，，，极紫外光刻仅是入场券，，，，，，，，真正的竞争在于蚀刻、沉积、洗濯等更难的工艺整合能力，，，，，，，，而这正是台积电领先于英特尔和三星的焦点领域。。。。。